

CLIPPEDIMAGE= JP02002016022A

PAT-NO: JP02002016022A

DOCUMENT-IDENTIFIER: JP 2002016022 A

TITLE: METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

PUBN-DATE: January 18, 2002

INVENTOR-INFORMATION:

NAME	COUNTRY
ONO, JUNICHI	N/A
SATO, TAKAO	N/A
TAKANO, MITSUNARI	N/A
DOI, MASAYUKI	N/A

ASSIGNEE-INFORMATION:

NAME	COUNTRY
TOSHIBA CORP	N/A

APPL-NO: JP2000196233

APPL-DATE: June 29, 2000

INT-CL (IPC): H01L021/301;H01L021/56

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method capable of protecting a thin wafer against cracking or chipping in a process of cutting chips out of the wafer.

SOLUTION: Resin is applied on the surface of a wafer 1, on which bumps 2 are formed for sealing so as to cover the bumps 2, the sealing resin 3 is ground until the bumps 2 are exposed, dicing grooves 11 are formed by dicing the wafer 1 from above its surface, on which sealing resin is formed as deep as above the thickness of a finished chip, and the backside of the diced wafer 1 is ground with a grinding stone 12, to divide the wafer into separate

chips 7. The wafer
is then sealed up with resin first and then diced to the
depth prescribed, and
since the rear of the wafer is ground until grounding
reaches to the diced
part, and then the wafer is divided by each chip, for
example, a wafer reduced
in thickness by grinding up to 50

COPYRIGHT: (C)2002,JPO

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2002-16022
(P2002-16022A)

(43) 公開日 平成14年1月18日 (2002.1.18)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
H 0 1 L 21/301		H 0 1 L 21/56	R 5 F 0 6 1
21/56		21/78	L
			Q
			R
			S
審査請求 未請求 請求項の数 6 O L (全 8 頁)			

(21) 出願番号 特願2000-196233(P2000-196233)

(22) 出願日 平成12年6月29日 (2000.6.29)

(71) 出願人 000003078

株式会社東芝
東京都港区芝浦一丁目1番1号

(72) 発明者 大野 淳一

神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝マイクロエレクトロニクスセン
ター内

(72) 発明者 佐藤 隆夫

神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝マイクロエレクトロニクスセン
ター内

(74) 代理人 100097629

弁理士 竹村 壽


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 ウェーハからチップを切り出す工程において、薄いウェーハが割れたり、欠けたりすることの少ない半導体装置の製造方法を提供する。

【解決手段】 バンプ2を形成したウェーハ1表面にバンプを被覆するように樹脂封止し、この封止樹脂3をバンプが露出するまで研削し、封止樹脂が形成されている面側から完成時のチップの厚さより深くダイシングしてダイシング溝11を形成し、ダイシングされたウェーハ裏面を砥石12で研削してこのウェーハを個々のチップ7に分離する。先にウェーハ上に樹脂封止を施してから、ウェーハに所定の深さまでダイシングを行い、その後ダイシングされた部分まで裏面研削を行ってウェーハをチップ毎に分離する方法を適用しているため諸工程中に、例えば、50μmまで研削されて薄くなったウェーハが割れたり、欠けたりする不良を十分防ぐことができる。



【特許請求の範囲】

【請求項1】 半導体素子が形成された半導体ウェーハ主面に接続用突起電極を形成する工程と、前記半導体ウェーハ主面に前記突起電極を被覆するように樹脂封止体を形成する工程と、前記樹脂封止体の表面を前記突起電極が露出するまで研削する工程と、前記半導体素子が形成された半導体ウェーハのダイシングラインに沿って、前記樹脂封止体が形成されている主面側から完成時の半導体チップの厚さより深い溝を形成する工程と、前記半導体ウェーハの裏面を前記完成時の半導体チップの厚さまで研削してこの半導体ウェーハを個々の半導体チップに分離する工程とを具備することを特徴とする半導体装置の製造方法。

【請求項2】 前記半導体ウェーハの前記樹脂封止体が形成されている主面に保持部材を貼り付け、この状態で、前記半導体ウェーハの裏面を研削することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記樹脂封止体の表面を研削する工程及び前記半導体ウェーハの裏面を研削する工程を実施する前に前記半導体ウェーハに前記溝を形成する工程を実施することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。

【請求項4】 前記樹脂封止体の表面を研削する工程の後に前記半導体ウェーハに前記溝を形成する工程を実施することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。

【請求項5】 前記樹脂封止体の表面の研削をグラインディング法、CMP法、化学的エッチングのいずれかの方法で行うことを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法。

【請求項6】 前記樹脂封止体は、モールド法もしくはポッティング法により形成することを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置に関し、とくに半導体ウェーハ（以下、ウェーハという）に接続用突起電極（以下、バンパという）を形成し、接続端子がボール状であるBGA（Ball Grid Array）又は接続端子がランド状であるLGA（Land Grid Array）タイプの半導体パッケージに関するものである。

【0002】

【従来の技術】従来、半導体装置は、BGAタイプもしくはLGAタイプの半導体パッケージが知られている。BGA及びLGAは、外部電極（接続端子）がボール又はランド形状の半導体パッケージである。図7は、従来のBGAタイプもしくはLGAタイプの半導体装置を示

す断面図である。図7（a）に示すLGAタイプの半導体装置において、（半導体装置の配線基板として用いられるポリイミドテープ100であり、表面にCuなどの配線（図示しない）が施されている。ポリイミドテープ100の裏面には表面の配線と電気的に接続された接続端子であるCuなどのランド104が複数個形成されている。ポリイミドテープ100の表面上にはシリコンなどのチップ107が搭載され、その表面の配線は、半導体チップ（以下、チップという）107に取り付けられている複数の接続端子である突起電極（バンパ）102が接合されている。そして、ポリイミドテープ100の表面とチップ107の間にはエポキシ樹脂などの樹脂封止体103が充填されている。図7（b）に示すBGAタイプの半導体装置は、ポリイミドテープ100の表面及びチップ107の構造が図7（a）の構造と同じである。ポリイミドテープ100の裏面には表面の配線と電気的に接続されたCuなどのランド105が複数個形成され、その上には、はんだなどのボール106が接続端子として形成されている。

【0003】BGA及びLGAは、一般にX-BGA（Y）及びX-LGA（Y）と表わされている（但し、Xは、基板材料を表わし、Yは、チップと基板との接続方法を表わす）。基板材料Xは、プラスチック（P）、セラミックス（C）、TAB（Tape Automated Bonding）テープ（T）、金属（M）などがある。接続方法Yは、ワイヤボンディング（WB）方式、TAB方式、フリップチップ（FC）方式などがある。本発明は、P-BGA（FC）及びP-LGA（FC）に関するものであり、図7に示されるP-BGA（FC）及びP-LGA（FC）を図8の製造工程断面図を用いて従来技術を説明する。まず、半導体素子が作り込まれたシリコンなどのウェーハ101主面に半導体素子と電気的に接続されるAuなどの突起電極（バンパ）102を形成する（図8（a））。バンパ102は、ウェーハ101主面に形成されたA1パッド（図示しない）上に形成される。ウェーハにバンパを形成する方法には、大きく分けて、ボールバンパやワイヤバンパなどと呼ばれるスタッドバンパ、メッキバンパなどと呼ばれるウェーハバンパ、スクリーン印刷による方法など3つの方法が知られており、本発明は、上記の方法により形成されたバンパにも適用することができる。

【0004】スタッドバンパは、通常のワイヤボンディングと同じ方法で形成される。ウェーハに形成された半導体素子のA1などの接続電極（パッド）にAuなどのワイヤを接続し、接続したワイヤをパッドに近い部分で切断して、これをバンパとする。ウェーハバンパは、電気メッキにより形成される。ウェーハ全面にバリアメタル（例えば、Ti/Ni/Pd=0.05 μ m/0.3 μ m/0.1 μ m、Tiが下層、Pdが上層）を蒸着する。次に、フォトリジストをウェーハに塗布し、バンパ

を形成する箇所のフォトリジストを露光し、現像して開口する。次に、バリアメタルを一方の電極（カソードもしくは陰極）として、他方の電極（アノードもしくは陽極）から印加する。そして、電気メッキにより、例えば、50 μ m厚のSn-Pbバンプを形成する。バリアメタルは、電極形成の目的以外にバンプ材料とパッド材料との期待しない合金層の形成を阻害すると共に両材料の密着性を向上させる中間層として用いられる。

【0005】スクリーン印刷法によるバンプは、バンプを形成する部分を開口したスクリーンマスクと、ウェーハの位置合せをし、且つゴムなどを材料とするスキージを用いて、バリアメタルペースト及びはんだペーストをこのスクリーンマスクを通してウェーハに印刷する。スクリーンマスクは、Alなどを材料とするスクリーン版枠と、例えば、ステンシル、リン青銅、ニッケルなどのマスクとから構成され、スクリーンマスク版枠で位置を合せをされてウェーハに固定される。この状態でペーストは、スクリーンマスクを用いて印刷される。次に、ウェーハを半導体素子毎にウェーハの厚さ方向の途中までダイシングする（図8（b））。ダイシングは、ウェーハから半導体素子を個々に分離してチップを形成する工程である。このダイシングの際には、ウェーハ裏面をウェーハシート（図示しない）に固定し、ダイヤモンドブレード（図示しない）を高速回転させてウェーハに形成された半導体素子間にあるダイシングライン（図示しない）を切削する。ブレードは、ダイヤモンド砥粒をセラミックプレートに電着させて形成させた構成を有している。

【0006】次に、ウェーハの裏面を研削してウェーハ101を個々の半導体素子が作り込まれたチップ107に分離する（図8（c））。ウェーハ101の最初の厚さが、例えば、650 μ m、ウェーハ101から分離したチップ107の厚さが、例えば、50 μ mである。次に、配線基板であるポリイミドテープ100にチップ107を搭載する（図8（d））。チップ107上のバンプ102は、チップ107の主面に形成されたAlなどの接続電極であるパッド（図示しない）の上に取り付けられている。バンプ102は、例えば、共晶はんだ（Sn/Pb=63wt%/37wt%）からなるものである。このチップ上のバンプ102と、ポリイミドテープ100に形成されたCuなどの配線（図示しない）上の共晶はんだ配線とを、活性化のためにフラックスを塗布した後に、位置合せを行い、リフローで共晶はんだを溶融してバンプ102を配線に接続する。フラックスは、超音波洗浄などで洗浄除去する。この接続は、一般にフリップチップ接続という。

【0007】次に、ポリイミドテープ100とチップ107との間に樹脂封止（アンダーフィル樹脂封止体）103を行ってバンプ102を保護する（図8（e））。エポキシ樹脂などの樹脂を充填するプロセスは、通常の

樹脂塗布と同じディスペンス法を用いる。ディスペンス法は、制御装置（ディスペンサ）でエポキシ樹脂などの樹脂を充填する可動装置（シリンジ）を制御する。そして、シリンジの先端に管（ノズル）があり、ノズルから樹脂が充填される。次に、充填された樹脂を硬化させるために、例えば、150℃、1時間の条件でキュアする。この工程をアンダーフィルといい、充填された樹脂をアンダーフィル樹脂という。

【0008】次に、ポリイミドテープ100を所定の形状に切断してチップ107を単体化した状態に分離する。単体化した状態で半導体装置とする場合は、LGAパッケージとなり（図7（a））、ポリイミドテープ100から切り出した配線基板の裏面のボール接続位置に、接続電極であるパッドを構成し、パッド部にフラックスを介してパッド上に共晶はんだボール（接続端子）を接着する場合は、BGAパッケージとなる（図7（b））。BGAパッケージにおいて前記はんだボールを接着させる工程をボール搭載工程という。以上の半導体装置の製造方法は、ウェーハからチップを切り出す際に、まずウェーハに所定の深さまでダイシングを行い、その後ダイシングされた部分まで裏面研削を行って、ウェーハをチップ毎に分離する従来の技術である（特開平11-40520号参照）。

【0009】次に、図9を参照してこの従来技術によるウェーハをチップに加工する工程を説明する。まず、最初の厚さが、例えば、略650 μ mであるシリコンなどのウェーハ101を準備する（図9（a））。次に、ウェーハ101の裏面をウェーハシート（図示しない）に固定してダイヤモンドブレード（図示しない）を高速回転させてウェーハ101のチップ間にあるダイシングライン（図示しない）を主面から略100 μ mの深さまで切削してダイシング溝109を形成する（図9（b））。次に、ウェーハ101をウェーハシートから剥がして、今度はウェーハ主面に表面保護テープ（図示しない）を貼り付け、ウェーハ裏面を高速回転する砥石を用いるグラインディング法により研削してウェーハ厚さを略120 μ mにする（図9（c））。さらに、ウェーハ裏面を同じく高速回転する砥石を用いるグラインディング法により研削してウェーハ厚さを略50 μ mにする。ダイシング溝109が深さ略100 μ mなので、この研削によってウェーハ101は、個々のチップに分離される（図9（d））。

【0010】

【発明が解決しようとする課題】前述した従来技術では、シリコンなどのウェーハを50 μ mにまで薄くした後に、配線基板接続（図8（d））、アンダーフィル（図8（e））、チップの単体化（図9（d））、ボール搭載（BGAの場合）と数多くの工程を必要とし、薄いウェーハが割れたり、欠けたりする不良が多発した。さらに、通常はウェーハの主表面と裏面に形成される材

料が異なり、したがって、熱膨張係数も異なるので、ウェーハの反りが発生し、結果として、割れ、欠け、歩留まり低下などが起こるという問題が発生している。本発明はこのような事情によりなされたものであり、ウェーハからチップを切り出す工程において、薄いウェーハが割れたり、欠けたりすることの少ない半導体装置の製造方法を提供する。

【0011】

【課題を解決するための手段】本発明は、接続用突起電極（バンプ）を形成したウェーハ表面にバンプを被覆するように樹脂封止し、この封止樹脂をバンプが露出するまで研削し、封止樹脂が形成されている面側から完成時のチップの厚さより深くダイシングし、ダイシングされたウェーハ裏面を研削してこのウェーハを個々のチップに分離することを特徴としている。先にウェーハ上に樹脂封止を施してから、前述のウェーハに所定の深さまでダイシングを行い、その後ダイシングされた部分まで裏面研削を行ってウェーハをチップ毎に分離する方法を適用しているので、諸工程中に、例えば、50 μ mまで研削されて薄くなったウェーハが割れたり、欠けたりする不良を十分防ぐことができる。

【0012】すなわち、本発明の半導体装置の製造方法は、半導体素子が形成された半導体ウェーハ主面に接続用突起電極を形成する工程と、前記半導体ウェーハ主面上に前記突起電極を被覆するように樹脂封止体を形成する工程と、前記樹脂封止体の表面を前記突起電極が露出するまで研削する工程と、前記半導体素子が形成された半導体ウェーハのダイシングラインに沿って、前記樹脂封止体が形成されている主面側から完成時の半導体チップの厚さより深い溝を形成する工程と、前記半導体ウェーハの裏面を前記完成時の半導体チップの厚さまで研削してこの半導体ウェーハを個々の半導体チップに分離する工程とを具備することを特徴としている。前記半導体ウェーハの前記樹脂封止体が形成されている主面上に保持部材を貼り付け、この状態で、前記半導体ウェーハの裏面を研削するようにしても良い。前記樹脂封止体の表面を研削する工程及び前記半導体ウェーハの裏面を研削する工程を実施する前に前記半導体ウェーハに前記溝を形成する工程を実施するようにしても良い。前記樹脂封止体の表面を研削する工程の後に前記半導体ウェーハに前記溝を形成する工程を実施するようにしても良い。前記樹脂封止体の表面の研削をグラインディング法、CMP法、化学的エッチングのいずれかの方法で行うようにしても良い。前記樹脂封止体は、モールド法もしくはポッティング法により形成するようにしても良い。

【0013】

【発明の実施の形態】以下、図面を参照して発明の実施の形態を説明する。まず、図1乃至図3を参照して実施例を説明する。図1乃至図3は、半導体装置（P-BGA（FC）及びP-LGA（FC））を製造する工程を

説明する製造工程断面図である。まず、半導体素子が作り込まれたシリコンなどのウェーハ1主面に半導体素子と電気的に接続されるAuなどの突起電極（バンプ）2を形成する（図1（a））。ウェーハにバンプを形成する方法には、前述したボールバンプやワイヤバンプなどと呼ばれるスタッドバンプ、メッキバンプ、スクリーン印刷によるなどの方法を適用することができる。

【0014】次に、ウェーハの半導体素子が形成され、バンプ2が形成された主面にエポキシ樹脂などの樹脂封止体3を形成して表面に露出しているバンプ2を被覆する（図1（b））。樹脂封止体を形成する樹脂封止の方法にはモールド法もしくはポッティング法などを用いる。まず、モールド装置を用いるモールド法において、バンプを形成したウェーハを上型と下型から構成されたモールド金型に設置する。ウェーハをモールド金型の上下金型で固定し、モールド金型内の樹脂タブレットをプランジャで加圧し、順次モールド金型に樹脂を注入し成形する。モールド装置に搭載されているモールド金型は、モールド装置の熱板により170℃～180℃程度の高温に保たれている。したがって、モールド樹脂は、モールド金型の樹脂流路と接する部分から熔融する。モールド装置側に取り付けられたプランジャが動作し、ポット内の樹脂は、流路であるランナー、ゲートを通過してウェーハに注入される。さらに、完全に硬化させるためにオープンで170℃～180℃程度で8時間ほどキュアする。

【0015】ポッティング法にはウェーハを回転させる方法と回転させない方法とがある。ウェーハを回転させない方法は、ウェーハの周辺にシート状の物質に囲まれた領域に液状樹脂を滴下しキュアによって硬化させる。ウェーハを回転させる方法は、ウェーハの中心部に液状樹脂を塗布し、ウェーハを回転させる。遠心力によって液状樹脂は、ウェーハ中心から周辺に拡散し、均一な厚さになる。この厚さは液状樹脂の粘度を調整することによって制御する。さらに液状樹脂をプリキュアで半硬化させ、その後オープンで完全に硬化させる。次に、樹脂封止体を平坦に研削してバンプの上面を露出させるモールド研削を行う（図1（c））。通常のウェーハの裏面研削と同様に、高速回転する砥石8を用いるグラインディング法により研削する。そして、バンプ2が露出するまで樹脂封止体3の表面を研削する。樹脂封止したウェーハ表面を研削する方法はグラインディング法以外に化学的エッチング、CMP（Chemical Mechanical Polishing）などを用いることができる。

【0016】次に、ウェーハの樹脂封止体が形成されている主面側から完成時の半導体素子を構成するチップの厚さより深い溝を形成する（図2（a））。ウェーハ1は、ダイヤモンドブレード9を高速回転させてウェーハ1のチップ間にあるダイシングライン（図示しない）を主面から略100 μ mの深さまで切削してダイシング溝

11を形成する。次に、ウェーハを反転させる(図2(b))。ウェーハ1は、裏面研削を行うためにウェーハ反転を行う。次に、ウェーハの裏面研削を行う(図3(a))。ウェーハ1の裏面を高速回転する砥石12を用いるグラインディング法により研削してウェーハ厚さを略120 μ mにする。さらに、このウェーハ裏面を高速回転する砥石12により研削してウェーハ厚さを略50 μ mにする。ダイシング溝11が深さ略100 μ mなので、この研削によってウェーハ1は、個々のチップ7に分離される。次に、ウェーハは切断されてチップに分離される(図3(b))。このバンパ2を有し、樹脂封止体3で保護されたチップ7は、配線基板用のポリイミドテープ10に搭載され、接続端子を取り付けられて半導体装置を構成する。

【0017】図3(c)は、本発明のBGAタイプもしくはLGAタイプの半導体装置を示す断面図である。LGAタイプの半導体装置において、配線基板として用いられ、表面にCuなどの配線(図示しない)が施されているポリイミドテープ10にチップ7が搭載される。ポリイミドテープ10の裏面には表面の配線と電気的に接続された接続端子であるCuなどのパッド(図示しない)が複数個形成されている。ポリイミドテープ10の表面上の配線は、チップ7に取り付けられている複数の接続端子であるバンパ2が接合されている。そして、ポリイミドテープ10の表面とチップ7との間にはエポキシ樹脂などの樹脂封止体3が充填されている。BGAタイプの半導体装置は、ポリイミドテープ10の表面及びチップ7の構造がLGAと同じである。ポリイミドテープ10の裏面には表面の配線と電気的に接続されたCuなどのランド(図示しない)が複数個形成され、その上には共晶はんだなどのボール6が接続端子として形成されている。

【0018】次に、図4を参照して本発明の詳細なプロセスフローを説明する。① まず、半導体素子が作り込まれたシリコンなどのウェーハ主面に半導体素子と電気的に接続されるAuなどのバンパを形成する。② ウェーハの半導体素子が形成され、バンパが形成された主面にエポキシ樹脂などの樹脂封止体を形成して表面に露出しているバンパを被覆する。③ ウェーハ裏面に保護テープを貼って後工程による影響からウェーハを防止する。④ 図1(c)に示すように樹脂封止体を平坦に研削してバンパの上面を露出させる。これによりバンパは回路基板に電気的接続が可能になるとともにバンパ間に樹脂を充填させることができる。⑤ 続いて、図2(a)に示すようにウェーハの樹脂封止体が形成されている主面側からダイシングラインに沿って完成時の半導体素子を構成するチップの厚さより深いダイシング溝を形成する。⑥ ダイシング溝を形成してから、ウェーハ裏面の保護テープを剥がして、今度はウェーハ主面に保護テープを貼り付ける。この保護テープは、バンパを保

護すると共に半導体素子を単体化した後のチップを保持するために形成される。

【0019】次に、図3(a)に示すように主面に保護テープを貼った状態でウェーハの裏面研削を行う。ウェーハ主面からダイシング溝の底が表われるまで研削し、さらに研削を続けてウェーハ厚さを略50 μ m程度にする。ここまで研削すると、ダイシング溝が形成されているので、ウェーハは個々のチップに分離される。⑧

裏面研削後、ダイシングされたウェーハは支持体に裏面を下にして載置され、主面に被覆されていた保護テープが剥がされる。⑨ このようにしてウェーハは、チップ毎に単体化され、各チップは、配線基板に搭載されて、図3(c)に示すようにLGAもしくはBGAタイプの半導体装置が形成される。

【0020】次に、図1(c)及び図3(a)に示す研削工程を研削装置を図示しながら詳細に説明する。図5及び図6は、研削装置の断面図である。図1(c)及び図3(a)の研削工程は、これらの研削装置のいずれかを用いる。上記研削工程のいずれも同じ研削装置を用いても良いし、互いに異なっても良い。図5の研削装置は、砥石及びウェーハをそれぞれ回転させながら研削するインフィールド研削方式に適用される。フラットリング25をポリイミドフィルムなどの表面保護テープ26に貼り付けてこのテープ26の弛みや皺を除去した状態で、樹脂封止体が施され、ダイシング溝22が形成されたシリコンなどのウェーハ21のパターン形成面30を表面保護テープ26の接着剤側に貼り付けて固定する。その後、フラットリング25と表面保護テープ26とで保持されたウェーハ21を、チャックテーブル27にバキューム等の方法で吸着固定する。そして、チャックテーブル27と研磨用砥石28を回転させ、回転する砥石28を降下させながらウェーハ21の裏面を削る。一般にこの研磨方法はインフィード研削と呼ばれるものである。ウェーハ21の裏面をダイシング溝22に達するまで削るとウェーハ21は個々のチップに分割される。

【0021】ウェーハ21が個々のチップに分割された後も研削及び研磨を続け、少なくとも5 μ m以上研削及び研磨する。これによって、ダイシングによって形成された面と研削及び研磨によって形成された面とが交わる部分にチッピングが発生しても、この領域を研削及び研磨によって除去できる。研削及び研磨する量を増加させれば、より大きなチッピングを除去できるが、この研削及び研磨量はウェーハ21の厚さや完成時のチップの厚さ等必要に応じて設定すればよい。

【0022】図6の研削装置は、フラットリング25'を表面保護テープ26'に貼り付けてこの表面保護テープ26'の弛みや皺を除去した状態でシリコンなどのウェーハ21'のパターン形成面30'とは反対側の裏面を表面保護テープ26'の接着剤側に貼り付けて固定す

る。その後フラットリング25'と表面保護テープ26'とで保持されたウェーハ21'をチャックテーブル27'にバキューム等の方法で吸着固定する。そして、研磨用砥石28'を回転させ、回転する砥石28'を降下させながらウェーハ21'の樹脂封止体が施されたシリコンなどのウェーハ21'の樹脂封止体29の表面を削ってバンプを露出させる。一般に、この研磨方法は、スルーフード研削またはクリープフィード研削と呼ばれている。その後、ウェーハ21'に対してダイシング、裏面研削を施してウェーハ21'を個々のチップに

【0023】

【発明の効果】本発明は、以上の構成により、薄いウェーハに半導体素子を作り込んでからチップを個片に分離する工程において、ウェーハが割れたり欠けたりする不良を十分防止することが可能になる。

【図面の簡単な説明】

【図1】本発明のP-BGA(FC)を製造する工程断面図。

【図2】本発明のP-BGA(FC)を製造する工程断面図。

【図3】本発明のP-BGA(FC)を製造する工程断面図。

【図4】本発明の半導体装置を製造するプロセスフロー図。

【図5】本発明の半導体装置を製造する研削装置の概略断面図。

【図6】本発明の半導体装置を製造する研削装置の概略断面図。

【図7】従来の半導体装置の断面図。


【図8】従来のP-BGA(FC)を製造する工程断面図。

【図9】従来のダイシングと裏面研削を説明する概略工程断面図。


【符号の説明】

1、21、21'、101・・・ウェーハ、2、102・・・バンプ、3、29、103・・・樹脂封止体、6、106・・・はんだボール、7、107・・・チップ、8、12、28、28'・・・砥石、9・・・ダイヤモンドブレード、10、110・・・ポリイミドテープ、11、22・・・ダイシング溝、25、25'・・・フラットリング、26、26'・・・表面保護テープ、27、27'・・・チャックテーブル、30、30'・・・パターン形成面、104、105・・・ランド。


【図1】




【図3】




【図4】




【図2】




【図5】




【図6】




【図7】



【図9】



【図8】



フロントページの続き

(72)発明者 高野 晃成
神奈川県川崎市幸区小向東芝町1番地 株
式会社東芝マイクロエレクトロニクスセン
ター内

(72)発明者 土肥 雅之
三重県四日市市山之一色町800番地 株式
会社東芝四日市工場内
Fターム(参考) 5F061 AA01 CA05 CA21 CB02 CB13